|
|
JTAGMaster Boundary Scan Tester and Programmer
JTAGMaster Tester and Programer jest w pełni zintegrowanym rozwiązaniem dedykowanym do konfiguracji i diagnostyki Programowalnych Układów Logicznych (PLD)
|
|
KARTA KATALOGOWA - ANG
|
|
CECHY I FUNKCJE PRZYRZĄDU:
- Możliwość analizy poszczególnych pinów układu
- Możliwość programowania pamięci EPROM
- Zgodny ze standardami STAPL i SVF
- Zgodność z IEEE1149.1
- Obsługuje protokoły SPI, I2C, µwire
|
|
